Processing math: 100%

TTL回路 開発の歴史

TTL回路は前世紀の遺物となってしまいましたが、性能を向上または欠点を克服するためにどのように改良していったのかについて学習することは悪くないと思います。 このページでは、図1で赤丸をつけた回路について解説しています。

図1: TTLロジックの伝搬遅延時間とゲートあたり消費電力

トランジスタ-トランジスタ ロジック: 標準TTL回路

図2はTTLインバータの内部回路です。Q1は入力Vinの大小に応じてベース電流IB1をVin側またはQ2のベース側に振り分ける役割、Q2は出力ドライバ(Q3,Q4)の制御をする役割、Q3は出力=Highのときにオンし負荷に電流を供給する(sourceする)役割、Q4は出力=Lowのときにオンし電流を吸い取る(sinkする)役割を担っています。

Vin=Highのとき: 図2(a)

Q1はベース-コレクタ間pn接合がONして逆方向能動領域となります(エミッタ→コレクタの向きに電流が流れます)。Q2はベース電流が流れてオン、Q2がオンするとエミッタ電流の一部がQ4のベースに流れてQ4がオンします。 Q4がオンするとVout≈0Vとなります。

一方、Q2のコレクタに接続されているR2の電圧降下により、Q2は飽和領域となり、コレクタ-エミッタ間電圧VCE2=Vcesat=約0.1Vとなります。

Q3のベース電圧VB3 = VBE4 + VCE2 = 0.7 + 0.1 = 0.8V程度なのでQ3はオフとなります(Q3はVB3>1.4Vでオンします)。

図2: TTLインバータ(灰色の素子はオフしている素子)   シミュレーション

Vin=Lowのとき: 図2(b)

Q1のエミッタ-ベース間pn接合がONし、コレクタ電流IC1によってQ2のベース蓄積電荷を瞬時に引き抜き、Q1は飽和領域、Q2はオフとなります。Q2がオフなのでQ4もオフとなります。 Q3はエミッタフォロア(能動領域)として動作します。出力Voutは、R2による電圧降下を無視すると

Vout=VCCVBE3VD1=50.70.7=3.6 V

となります。


低電力ショットキーTTL回路: LS-TTL

図3は低電力ショットキーTTL (Low Power Schottky TTL, LS-TTL)の内部回路です。 標準TTLと同程度の伝搬遅延時間で1/5の消費電力です(図1)。消費電力を小さくするために、標準TTLと比べ抵抗値を大きくしています。

高速化するためには、さまざまな工夫をしています。まず、図3(b)のようなショットキートランジスタを使用することによってコレクタ-エミッタ間電圧VCEが0.3 V程度(ショットキーダイオードのオン電圧)以下になるのを防いでいるのでトランジスタが飽和せず、各トランジスタのturn off時間が短縮しています。

図3: LS-TTLインバータ

D2はQ4をオフするときのベース電荷引き抜きます。D3はVoutがHigh→Lowとなるとき外部負荷容量を放電する役割です。

Q6,R5,R6部分は「active pulldown」または squaring circuit といって、非線形な電流-電圧特性をもちます。Q5がオフ→オン となる際、はじめVBE5が小さいうちはactive pulldown回路を流れる電流が小さいのでQ2のエミッタ電流のほとんどがQ5のベースへ流れ、Q5のturn on時間を短縮します。逆に、Q5がオン→オフとなる際は、はじめVBE5が大きいので active pulldown回路の電流(Q6のコレクタ電流)も大きく、Q5のベース電荷引き抜き時間を短縮します。なお、active pulldownはDC伝達特性の改善にも役立っています。


アドバンスト低電力ショットキーTTL回路: ALS-TTL

アドバンスト低電力ショットキーTTL (Advanced Low Power Schottky TTL, ALS-TTL)はLS-TTLよりも伝搬遅延時間が小さく低消費電力です。

LS-TTLとの大きな違いはQ3のベース駆動回路です。 LS-TTLではベースに接続された抵抗一本(R1)でベース電流をコントロールしていましたが、消費電流を減らすために抵抗値を大きくするとスイッチングスピードが低下する制約がありました。

一方、図4の回路では、Q2をQ3とダーリントン接続することによって、スイッチングスピードを犠牲にすることなく低消費電流を実現しています。Q1Aはレベルシフト回路(エミッタフォロア)です。

図4: ALS-TTLインバータ

Vin=Lowのとき、Q1A=オン(エミッタフォロア), Q2=オフとなってD2A経由でQ3のベース蓄積電荷を引き抜きます(LS-TTLの動作と同じ)。

Vin=Highのとき、Q1A,D2A=オフ, Q2=オンとなって、Q2がQ3のベース電流を供給します。Q2とQ3はダーリントン接続となっているので、R1を流れる電流がQ2によって増幅されてQ3に供給され、Q3さらにQ5のturn on時間を短縮します。

※ ALS及びASシリーズは回路の工夫に加え、製造プロセスの進歩により各デバイスを小型化し寄生容量を抑えることによっても高速化しています。


最速TTL回路: AS-TTL ∼ Miller Killerとはなにか

図5はTTLの中で最速のAdvanced Shottky TTL (AS-TTL)です。高速化するためにトランジスタやダイオードが追加され、複雑な回路となっています。この回路の最大の特徴は、D10,Q10で構成される「Miller Killer」とよばれる回路によってVoutのLow→High遷移時間を短縮していることです。

図5: AS-TTLインバータ

Miller Killer回路の動作

VoutがLowからHighに立ち上がる際、Q7のエミッタ電流でQ5のベース-コレクタ間ジャンクション容量(CBC)を充電しなければなりませんが、充電電流iBCがQ5のベースへ流れると、そのβ倍のコレクタ電流も流れてしまうので、Q7のエミッタ電流がCBC側にはほとんど流れずQ5のコレクタ電流として消費されてしまいます。その結果、CBCがなかなか充電されず、VoutのLow→High立ち上がり時間が長くなります(Miller効果)。

この問題を解決するために、ハイサイドのトランジスタQ6,Q7がオンするとバラクタダイオードD10 (Q7とQ10のベースをカップリングする容量として動作)を経由して過渡的にQ10をオンしてiBCを吸収します。その結果、CBCの充電時間が短縮され、VoutのLow→High遷移時間が短くなります。